| 
  ||||||||||||||||||||||||||||
		 
		 | 
        
| IC库存索引: | A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9 | 
| 当前位置:首页 > 新闻资讯    | 
        
| 
		 | 
		
 
 3.3V低噪声1:9扇出缓冲器,DC - 8 GHz的HMC987LP5E 发布时间:2013-9-26 10:30:29 特点 •超低本底噪声:-166 dBc/ Hz的的 
   @2吉赫 
•LVPECL,LVDS,CML和CMOS 
   兼容输入 
•多达8个差分或单端16 
   LVPECL输出 
•一个可调电源CML / RF输出 
•串行或并行控制,硬件 
   芯片使能 
•关机电流小于1微安 
•32引脚5×5毫米SMT包装25毫米² 
典型应用 
•SONET,光纤通道, 
   千兆以太网时钟分配 
•ADC/ DAC时钟分配 
•低偏移和抖动时钟 
   或数据扇出 
•无线/有线通信 
•电平转换 
•高性能仪器仪表 
•医学影像 
•单端至差分 
     转变 
概述 
HMC987LP5E1到9扇出缓冲器,是专为低噪声时钟分配。它的目的是产生的方波输出上升/下降时间<100 ps的。 HMC987LP5E低偏移和抖动输出,加上其快速的上升/下降时间,导致下游电路如混频器,ADC / DAC数量或SERDES器件控制的低噪声开关。本底噪声是特别重要的,在这些应用中,当的clocknetwork带宽足够宽,以使方波的开关。在2 GHz的推动下,HMC987LP5E输出本底噪声为-166 dBc/ HZ的,对应的抖动0.6 ASEC/ rtHz的密度 - 或50 FS超过8 GHz的带宽。 
可以驱动单端或差分输入级中的各种信号格式(CML,LVDS,LVPECL或CMOS),AC或DC耦合。输入级还设有可调节的输入阻抗。它有8个LVPECL输出,1 CML输出秋千/功率水平在3 dB步进可调。 
个人输出级可启用或禁用省电当不需要使用硬件控制引脚,或控制下的串口接口。 
 | 
        
  | 
  ||||||||